„3 Nanometer.“ „2 Nanometer.“ „18A.“ Diese Bezeichnungen klingen wie einfache Größenangaben, sind jedoch eigentlich Namen von Produktfamilien, die Transistorarchitektur, Stromversorgung, Designregeln und Fertigungsreife bündeln. In dieser Folge wird erklärt, was ein Knotenpunkt in der EUV-Ära tatsächlich bedeutet, warum die Knotenpunkte von Intel/TSMC/Samsung nicht übereinstimmen und wie die Wirtschaft moderne Chips zu Varianten, Chiplets und fortschrittlichen Verpackungen drängt.

Wichtige Erkenntnisse

- Ein Knotenname ist eine Marke, kein Maßstab; die Nanometer-Bezeichnung ist keine einzelne physikalische Dimension.

- Der Vergleich von Knoten verschiedener Unternehmen allein anhand des Namens ist irreführend; vergleichen Sie stattdessen Leistungsmerkmale wie Transistortyp, Stromversorgung und Rampenreife.

- TSMC positioniert N2 als seinen ersten Nanosheet-Knoten (Gate-All-Around) mit Serienproduktion ab Ende 2025, und A16 fügt ein Backside-Power-Konzept (SPR) hinzu.

- Samsungs SF3 ist ein GAA-plus-EUV-Knoten, und Samsung hat einen stufenweisen SF2-Ramp-Plan veröffentlicht (zuerst Mobilgeräte, dann HPC und Automobil).

- Intel 4 ist Intels erster Produktionsknoten, der EUV verwendet, und Intel 18A kombiniert RibbonFET (GAA) mit PowerVia (Backside Power) mit einem erklärten HVM-Ziel für das zweite Halbjahr 2025.

- DRAM-„Knoten“ (1z, 1-alpha, 1-beta, 1-gamma, 1anm) sind Generationen der 10-Nanometer-Klasse, die nicht mit den Nanometer-Bezeichnungen der Logik vergleichbar sind; EUV wird selektiv und zunehmend hinzugefügt.

- Bei der NAND-Skalierung geht es in erster Linie um die vertikale Schichtanzahl; mehr Schichten erhöhen die Komplexität beim Ätzen und bei der Ausbeute, verbessern aber die Bits pro Wafer.

- Die Wirtschaftlichkeit von EUV und High-NA EUV ist entscheidend: Werkzeugkosten, Energiebedarf der Fabrik und Ausbeuterisiken bestimmen, welche Produkte zuerst auf den Markt kommen und warum Chiplets und Verpackungen weiter wachsen.

Glossar

- Node: Bezeichnung für eine Fertigungsgeneration einer Plattform (Regeln, Geräte, Verbindungen, Bibliotheken, Reife), keine tatsächliche Strukturgröße.

- PPA: Power, Performance, Area (Leistung, Performance, Fläche) – eine Abkürzung, die Foundries verwenden, um erwartete Verbesserungen des Knotens zusammenzufassen.

- FinFET: Ein Transistor mit einem finnenförmigen Kanal und einem Gate, das mehrere Seiten umschließt.

- Gate-all-around (GAA): Ein Transistor, bei dem das Gate den Kanal vollständiger umschließt (oft als Nanosheets/Nanobänder implementiert).

- Nanosheet/Nanoribbon: Eine GAA-Bauform, bei der gestapelte dünne Kanäle zur Verbesserung der elektrostatischen Steuerung verwendet werden.

- Backside Power Delivery: Stromversorgung von der Rückseite des Wafers, um die Überlastung der Stromversorgung auf der Vorderseite zu reduzieren und die Stromintegrität zu verbessern.

- EUV: Extreme Ultraviolet Lithography (Extrem-Ultraviolett-Lithografie); wird zur Strukturierung sehr kleiner Merkmale verwendet, ist jedoch kapital- und energieintensiv.

- HVM: High-Volume Manufacturing (Großserienfertigung); die Phase, in der ein Knoten in großem Maßstab mit stabilen Erträgen produziert wird.

- DRAM: Dynamic Random Access Memory (dynamischer Direktzugriffsspeicher); die Skalierung wird durch die sich wiederholende Zelle und die Integration von Kondensator/Zugriffsvorrichtung eingeschränkt.

- NAND: Non-Volatile Flash Memory (nichtflüchtiger Flash-Speicher); die Skalierung erfolgt weitgehend vertikal (mehr Schichten) und wird durch Tiefätzen, Abscheidung und Ertrag eingeschränkt.

Dieser Beitrag wurde mithilfe von KI erstellt. KI kann Fehler machen. Bitte überprüfen Sie die Informationen, wenn Sie sie als Grundlage für Ihre Entscheidungsfindung verwenden möchten.