Dieser Beitrag wurde mithilfe von KI erstellt. Bitte überprüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Diese Folge betrachtet die beginnende Aufspaltung in der fortgeschrittenen Lithografie: TSMC verlängert die Nutzungsdauer der heutigen EUV-Plattform, während ASML die Low-NA-Ausbringung erhöht und Intel versucht, 14A in einen echten externen Foundry-Erfolg zu verwandeln. Im Fokus steht nicht die Frage, ob High-NA-EUV wichtig ist, sondern wann seine Kosten und Integrationsrisiken gerechtfertigt sind. Das Rekordquartal von SK hynix zeigt, warum Speicherkapazität weiterhin auf dasselbe EUV-Ökosystem drückt.

Key takeaways

- TSMC kündigte A13 für 2029 als direkten Shrink von A14 an, mit 6% Flächenersparnis und vollständiger Kompatibilität der A14-Designregeln.

- TSMC stellte N2U für 2028 vor, mit angestrebten Geschwindigkeitsgewinnen von 3-4% oder 8-10% Leistungsreduzierung und 1,02-1,03-facher Logikdichte gegenüber N2P.

- TSMCs Ziel für 14-Reticle-CoWoS im Jahr 2028 würde etwa 10 Compute-Dies und 20 HBM-Stacks kombinieren und damit mehr Skalierungswert ins Packaging verlagern.

- Teslas Terafab-Plan nennt nun Intel 14A und macht Tesla zum ersten großen namentlich genannten externen Kunden für diese Technologie.

- Intel sagte, Reifegrad, Yield und Performance von 14A lägen gegenüber 18A zum vergleichbaren Zeitpunkt vorn; frühe Designzusagen werden weiterhin von H2 2026 bis H1 2027 erwartet.

- SK hynix meldete im Q1 2026 einen Umsatz von 52,5763 Bio. KRW, einen operativen Gewinn von 37,6103 Bio. KRW und eine operative Marge von 72%.

- ASML sagt, das Unternehmen arbeite für 2026 auf mindestens 60 Low-NA-EUV-Systeme und für 2027 auf mindestens 80 Systeme Low-NA-Kapazität hin.

- Nach den bereits behandelten Rapidus-Finanzierungs- und Standortmeldungen vom 11. April wurde keine neue wesentliche Rapidus-Aktualisierung gefunden.

Glossary

Extrem-Ultraviolett (EUV) — Lithografie mit 13,5 nm Wellenlänge für kritische Schichten in der fortgeschrittenen Halbleiterfertigung.

High Numerical Aperture (High-NA) EUV — Nächste EUV-Generation mit höherer numerischer Apertur, die die Auflösung verbessert, aber Kosten und Integrationsaufwand erhöht.

Low-NA EUV — Die heutige Produktionsplattform für EUV, die breit in fortgeschrittener Logik- und DRAM-Fertigung genutzt wird.

Chip on Wafer on Substrate (CoWoS) — TSMC-Packaging-Technologie, die große Compute-Dies und Speicherstacks auf einem Interposer/Substrat integriert.

High Bandwidth Memory (HBM) — Gestapelter DRAM nahe an Beschleunigern, um sehr hohe Datenbandbreite bereitzustellen.

Process Design Kit (PDK) — Vom Foundry-Anbieter bereitgestellte Designregeln, Gerätemodelle und Verifikationsdaten für einen bestimmten Prozess.

Design-Technology Co-Optimization (DTCO) — Gemeinsame Optimierung von Chipdesign-Entscheidungen und Fertigungsprozess-Grenzen.

Reticle — Das Belichtungsfeld der Fotomaske in der Lithografie; Reticle-Grenzen beeinflussen die maximale Größe belichteter Dies oder gestitchter Packages.