Dieser Beitrag wurde mithilfe von KI erstellt. Bitte überprüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Die dieswöchige Folge blickt über den EUV-Scanner hinaus auf die Design- und Fertigungswerkzeuge, die aus fortschrittlichen Strukturen profitabel herstellbare Chips machen. Der HBM4-Hochlauf von SK hynix, die starken Ergebnisse von Lam Research und KLA sowie die zertifizierten Synopsys-Flows für Intel 14A führen zu derselben Schlussfolgerung: Prozessintegration und Ausbeutekontrolle werden ebenso strategisch wie die Belichtungskapazität.

Wichtigste Erkenntnisse

- SK hynix meldete für das zweite Quartal einen Umsatz von 79,3 Billionen Won und einen operativen Gewinn von 60,5 Billionen Won.

- SK hynix begann im zweiten Quartal mit der Massen-Auslieferung von HBM4 und plant, die Produktion in der zweiten Jahreshälfte 2026 hochzufahren.

- SK hynix hat langfristige Vereinbarungen mit rund zehn Kunden abgeschlossen und beschleunigt den Zeitplan für die Massenproduktion in M15X.

- Lam Research meldete einen Rekordquartalsumsatz von 6,72 Milliarden US-Dollar und prognostizierte für das Septemberquartal rund 8,1 Milliarden US-Dollar, plus oder minus 400 Millionen US-Dollar.

- KLA meldete einen Quartalsumsatz von 3,66 Milliarden US-Dollar und prognostizierte für das Septemberquartal 4,0 Milliarden US-Dollar, plus oder minus 200 Millionen US-Dollar.

- Synopsys zertifizierte KI-gestützte EDA- und Multiphysik-Flows für Intel 14A, einschließlich Unterstützung für Silizium, Packaging sowie thermische, Leistungsintegritäts- und elektromagnetische Analysen.

- Die Wirtschaftlichkeit von High-NA-EUV hängt vom gesamten Fertigungsablauf ab, einschließlich Masken, Resists, Ätzübertragung, Messtechnik, Designregeln und Packaging.

- Reuters berichtete, dass China mit der Produktion selbst entwickelter Immersions-DUV-Lithografiesysteme begonnen hat, deren Eignung für eine zuverlässige Hochvolumenfertigung jedoch noch nicht belegt ist.

- In dieser Woche wurde keine neue offizielle Zahl zu EUV-Scanner-Auslieferungen bekannt; die stärksten Signale kamen aus dem umliegenden Ausrüstungs- und Designökosystem.

Glossar

Extreme Ultraviolet (EUV) — Lithografie mit Licht einer Wellenlänge von 13,5 Nanometern zur Strukturierung der fortschrittlichsten Halbleiterschichten.

High Numerical Aperture (High-NA) EUV — Eine EUV-Plattform mit höherer Auflösung für ausgewählte kritische Schichten zukünftiger fortschrittlicher Prozessknoten.

Deep Ultraviolet (DUV) — Lithografie mit längerwelligem ultraviolettem Licht; Immersions-DUV bleibt in ausgereiften und fortschrittlichen Prozessabläufen wichtig.

High Bandwidth Memory (HBM) — Vertikal gestapelter Speicher mit sehr hoher Datenbandbreite für künstliche Intelligenz und Hochleistungsrechnen.

Dynamic Random-Access Memory (DRAM) — Flüchtiger Arbeitsspeicher für Server, Computer, Mobilgeräte und HBM-Stapel.

Electronic Design Automation (EDA) — Software zum Entwerfen, Prüfen, Optimieren und Vorbereiten von Chips für die Fertigung.

Design Technology Co-Optimization (DTCO) — Gemeinsame Optimierung von Chipdesignregeln und Prozesstechnologie.

Prozesskontrolle — Inspektion, Messtechnik, Analytik und Rückkopplung zur Sicherung von Ausbeute und Fertigungsstabilität.

Multiphysik-Analyse — Kombinierte Modellierung elektrischer, thermischer, mechanischer und elektromagnetischer Effekte in Chip und Package.

This post was created using AI. Please check the information if you want to use it as a basis for decision-making.

Die heterogene Integration verändert, wie moderne Halbleitersysteme mehr Leistung erreichen. Diese Folge erklärt, warum kleinere Transistoren allein nicht mehr ausreichen, wie Chiplets und Advanced Packaging spezialisierte Logik, Speicher, Ein- und Ausgabe, Photonik und weitere Funktionen verbinden und warum künstliche Intelligenz diese Entwicklung beschleunigt. Außerdem geht es um die technischen, wirtschaftlichen und strategischen Zielkonflikte.

WICHTIGE ERKENNTNISSE

- Transistorskalierung bleibt wichtig, doch Leistungssteigerungen entstehen zunehmend auf Systemebene.

- Heterogene Integration kombiniert Dies für unterschiedliche Funktionen, Fertigungsknoten und teilweise unterschiedliche Materialien.

- Chiplets können Ausbeute, Wiederverwendung, Produktflexibilität und Entwicklungsgeschwindigkeit verbessern.

- Verbindungen zwischen Dies verursachen zusätzlichen Energiebedarf, Latenz, Protokollaufwand sowie Packaging- und Testkomplexität.

- Interposer, Siliziumbrücken, Through-Silicon Vias und Hybrid Bonding ermöglichen dichte Verbindungen im Package.

- High-Bandwidth Memory ist ein zentraler Treiber, weil KI und High-Performance Computing häufig durch Datenbewegung begrenzt werden.

- Wärmemanagement, mechanische Spannungen, Verzug und Montageausbeute sind wesentliche Grenzen.

- UCIe soll ein besser interoperables Chiplet-Ökosystem ermöglichen, doch physische und fertigungstechnische Kompatibilität bleibt anspruchsvoll.

- Advanced Packaging erhöht die strategische Bedeutung von Foundries, Assembly-and-Test-Anbietern, Materiallieferanten, Ausrüstern, Metrologie und Designsoftware.

- Lithografie bleibt sowohl für moderne Chiplets als auch für fein strukturierte Packaging-Ebenen entscheidend.

GLOSSAR

Chiplet: Ein Die, das als Funktionsbaustein in einem größeren Multi-Die-System ausgelegt ist.

Heterogene Integration: Kombination unterschiedlicher Dies, Prozesse, Funktionen oder Materialien in einem Package oder System.

Interposer: Zwischenschicht mit dichter Verdrahtung zwischen Dies und Package-Substrat.

High-Bandwidth Memory: Vertikal gestapelter dynamischer Speicher mit sehr breiter und energieeffizienter Verbindung zu nahegelegenen Prozessoren.

Through-Silicon Via: Vertikale elektrische Verbindung durch ein Silizium-Die oder einen Wafer.

Hybrid Bonding: Fein gerastertes Verbinden von Dies oder Wafern über direkte Kupfer- und Dielektrikbindungen ohne konventionelle Lotbumps.

Zweieinhalbdimensionale Integration: Seitlich angeordnete Dies, die über einen dichten Interposer oder eine Brücke verbunden sind.

Dreidimensionale Integration: Vertikal gestapelte aktive Dies mit dichten vertikalen Verbindungen.

Known Good Die: Vor der Montage geprüftes Die, um fehlerhafte Komponenten in teuren Packages zu vermeiden.

UCIe: Universal Chiplet Interconnect Express, eine Industriespezifikation für Kommunikation zwischen Dies.

Dieser Beitrag wurde mithilfe von KI erstellt. Bitte überprüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Die dieswöchige Folge verfolgt den Wandel von einzelnen Chipbestellungen hin zu integrierten Vereinbarungen über Logik, High Bandwidth Memory, Packaging, Optik und Rechenzentrumsinfrastruktur. Samsung–Broadcom und NVIDIA–SK Group liefern die Nachfragesignale, während ZEISS, Intel und Chinas Speicherhersteller zeigen, was das Fertigungssystem leisten muss – und wo seine Grenzen bleiben.

Wichtigste Erkenntnisse

• Samsung und Broadcom unterzeichneten eine Absichtserklärung mit einem geschätzten Umfang von mehr als 200 Milliarden US-Dollar bis 2030 für HBM, Foundry-Technologien mit 2 Nanometern und darunter sowie Advanced Packaging.

• NVIDIA und SK Group kündigten eine Initiative im Umfang von mehr als 500 Milliarden US-Dollar an, die eine KI-Fabrik mit 2 Gigawatt und eine langfristige Partnerschaft für Speicher der nächsten Generation umfasst.

• SK Telecom plant, die erste Anlage seines Ausbaus mit NVIDIA Vera Rubin und SK hynix HBM4 im Jahr 2027 in Betrieb zu nehmen.

• ZEISS SMT schafft in Oberkochen rund 25.000 Quadratmeter zusätzliche Produktions- und produktionsnahe Fläche; zu den Zieltechnologien gehört High-NA-EUV-Optik.

• Reuters berichtete, dass geplante CXMT-Fabs die Kapazität auf mehr als 600.000 Wafer pro Monat erhöhen könnten, während der eingeschränkte Zugang zu EUV ein wesentliches Hindernis für fortschrittliche Speicher bleibt.

• Die CXMT-Aktie stieg bei ihrem Börsendebüt in Shanghai nach einem Börsengang über 8,6 Milliarden US-Dollar um 466 Prozent.

• Intel meldete für das zweite Quartal einen Umsatz von 16,1 Milliarden US-Dollar; Intel Foundry erreichte 5,8 Milliarden US-Dollar Umsatz, verzeichnete jedoch einen operativen Verlust von rund 2,1 Milliarden US-Dollar.

• In dieser Woche wurde keine neue branchenweite Auslieferungszahl für EUV-Scanner veröffentlicht; das Nachfragesignal bleibt indirekt und steckt in Kunden- und Lieferantenvereinbarungen.

Glossar

Extreme Ultraviolet (EUV) — Lithografie mit Licht einer Wellenlänge von 13,5 Nanometern für kritische Schichten in fortschrittlicher Logik und Speichertechnologie.

High Numerical Aperture (High-NA) EUV — Eine neuere EUV-Plattform mit höherer optischer Auflösung als konventionelles Low-NA-EUV.

High Bandwidth Memory (HBM) — Gestapelter dynamischer Arbeitsspeicher für einen sehr hohen Datendurchsatz in der Nähe von Beschleunigern.

Dynamic Random-Access Memory (DRAM) — Flüchtiger Arbeitsspeicher für Server, Personal Computer und viele elektronische Systeme.

Deep Ultraviolet (DUV) — Etablierte Lithografie mit längeren Wellenlängen als EUV, die bei fortschrittlichen Strukturgrößen häufig mehr Patterning-Schritte erfordert.

Memorandum of Understanding (MOU) — Eine Absichtserklärung, die den Rahmen einer geplanten Zusammenarbeit beschreibt und verbindlichen Verträgen vorausgehen kann.

Risk Production — Eine frühe Fertigungsphase zur Validierung der Prozessreife vor einer breiteren Volumenproduktion.

Advanced Packaging — Technologien zur Integration mehrerer Logik-, Speicher- und Verbindungskomponenten in ein leistungsfähiges Gesamtsystem.

Dieser Beitrag wurde mithilfe von KI erstellt. Bitte überprüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Die High-NA-EUV-Infrastruktur geht von Planungen in die physische Installation über, da die ersten Komponenten eines ASML EXE:5200 bei Albany NanoTech eintreffen. Diese Folge untersucht, warum die Scannerleistung allein den nutzbaren Output nicht bestimmt: Mitarbeiterbindung, Maskenkontrolle, Pellicle-Transmission, Kundenverpflichtungen und Forschungszugang prägen zunehmend die EUV-Ökonomie.

Wichtigste Erkenntnisse

- Die ersten Komponenten eines ASML TWINSCAN EXE:5200 treffen bei Albany NanoTech ein; das erste Licht ist für später im Jahr 2026 und der Forschungsbetrieb für Anfang 2027 vorgesehen.

- Intel und Fortinet werden beim Security Processor 6 zusammenarbeiten, doch Prozessknoten, Wafer-Volumen und EUV-Nutzung wurden nicht offengelegt.

- ASML plant eine bedingte Mitarbeiterbindungsprämie von 20.000 Euro für berechtigte Beschäftigte, die von 2027 bis 2030 im Unternehmen bleiben.

- Micron schloss strategische Kundenvereinbarungen für den Automobilbereich mit sieben wichtigen Ökosystempartnern ab, um langfristige Transparenz bei Versorgung, Preisen und Technologie zu verbessern.

- Die Unterlagen des EUVL and Source Workshop 2026 heben steigende maskenbedingte Variabilität, die Co-Optimierung für High-NA-DRAM und die Entwicklung leistungsstärkerer EUV-Quellen hervor.

- Lintec meldet unter festgelegten Testbedingungen etwa 90 Prozent Transmission und eine bis zu 66-fache Haltbarkeitsverbesserung für ein Kohlenstoffnanoröhren-Pellicle.

- Ein Pellicle mit 90 Prozent Transmission lässt nach zwei Durchgängen etwa 81 Prozent übrig; bei 95 Prozent sind es etwa 90 Prozent. Das zeigt, warum kleine Transmissionsgewinne Dosis und Durchsatz spürbar beeinflussen können.

- Es war eine ruhige Woche bei neuen Scanner-Auslieferungszahlen, und Intels Fertigungsknoten für die Fortinet-Zusammenarbeit bleibt unklar.

Glossar

Extremes Ultraviolett (EUV) — Lithografie mit 13,5-Nanometer-Licht zur Strukturierung fortschrittlicher Halbleiterschichten.

High-Numerical-Aperture-EUV (High-NA EUV) — Eine höher auflösende EUV-Plattform mit Optiken der numerischen Apertur 0,55.

Low-Numerical-Aperture-EUV (Low-NA EUV) — Die etablierte EUV-Plattform mit numerischer Apertur 0,33 für die Großserienfertigung.

Pellicle — Eine dünne Membran, die eine Fotomaske vor Partikeln schützt und zugleich Belichtungslicht durchlässt.

Retikel — Die reflektierende EUV-Fotomaske mit dem Schaltungsmuster, das auf einen Wafer projiziert wird.

Dynamischer Direktzugriffsspeicher (DRAM) — Flüchtiger Speicher für Computersysteme und Basistechnologie für High-Bandwidth Memory.

Anwendungsspezifische integrierte Schaltung (ASIC) — Ein Chip, der für eine definierte Funktion statt für allgemeine Rechenaufgaben entwickelt wird.

Erstes Licht — Die erste erfolgreiche Erzeugung und Nutzung von EUV-Licht in einem installierten Scanner.

This post was created using AI. Please check the information if you want to use it as a basis for decision-making.

High-NA-EUV ist in einem ausgelieferten Logikprodukt angekommen: Intel und ASML haben ausgewählte Panther-Lake-Schichten auf der EXE-Plattform qualifiziert. Gleichzeitig erhöhte ASML seinen Ausblick für 2026 und kündigte deutliche Kapazitätssteigerungen bei Low-NA-EUV und DUV an. Damit wird die nächste Lithografie-Ära eher durch Koexistenz als durch eine sofortige Ablösung geprägt.

Wichtigste Erkenntnisse:

- Intel Foundry liefert einen Teil der Panther-Lake-Produkte aus, bei denen ausgewählte Intel-18A-Schichten für High-NA-EUV doppelt qualifiziert sind.

- Laut ASML entsprechen die Ausbeuten der High-NA-qualifizierten Schichten denen der etablierten NXE-Low-NA-Plattform.

- Intel setzt High-NA selektiv ein und ersetzt nicht den vollständigen Intel-18A-Lithografiefluss.

- ASML meldete für das zweite Quartal einen Nettoumsatz von 9,3 Milliarden Euro, eine Bruttomarge von 54,0 Prozent und einen Nettogewinn von 2,9 Milliarden Euro.

- ASML erhöhte den Umsatzausblick für 2026 auf 43 bis 45 Milliarden Euro.

- ASML plant, seine Low-NA-EUV-Kapazität von rund 65 Systemen im Jahr 2026 für 2027 um 30 Prozent zu erhöhen.

- SK Hynix schloss eine US-ADR-Emission über 26,5 Milliarden US-Dollar ab; die Mittel sollen teilweise in Fabriken und Anlagen einschließlich EUV-Scannern fließen.

- Microns Ausbau in Hiroshima sieht die Installation von Anlagen ab der zweiten Hälfte 2028 vor und unterstützt künftige EUV-basierte DRAM- und HBM-Kapazität.

- High-NA dürfte zunächst selektiv pro Schicht eingesetzt werden, bis der Kostenvorteil je guter strukturierter Schicht in weiteren Produkten nachgewiesen ist.

Glossar:

Extreme Ultraviolet (EUV) — Lithografie mit 13,5-Nanometer-Licht zur Strukturierung fortschrittlicher Halbleiter.

High Numerical Aperture (High-NA) EUV — ASMLs neuere EUV-Plattform mit höherer optischer Auflösung als konventionelle EUV-Systeme.

Low-NA EUV — Die etablierte 0,33-NA-EUV-Plattform für die heutige Serienfertigung von Logik- und Speicherchips.

Intel 18A — Intels fortschrittlicher Prozessknoten für Panther-Lake-Prozessoren.

Doppelqualifikation — Freigabe zweier Prozess- oder Anlagenwege zur Fertigung derselben Schicht oder desselben Produkts.

NXE — ASMLs etablierte Familie von Low-NA-EUV-Scannern.

EXE — ASMLs Familie von High-NA-EUV-Scannern.

American Depositary Receipt (ADR) — In den USA gehandeltes Wertpapier, das Aktien eines ausländischen Unternehmens repräsentiert.

Dynamic Random-Access Memory (DRAM) — Flüchtiger Arbeitsspeicher für Computersysteme.

High Bandwidth Memory (HBM) — Gestapelter DRAM mit sehr hoher Datenbandbreite für KI und Hochleistungsrechnen.

Dieser Beitrag wurde mithilfe von KI erstellt. Bitte überprüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Diese Woche gibt es nur wenige neue offizielle Zahlen zu EUV-Scanner-Lieferungen, aber starke Signale zur Kapazitätsplanung. Südkorea bewegt sich von Kapitalzusagen zu Umsetzungsdruck, Samsung und TSMC zeigen, dass Roadmap-Glaubwürdigkeit inzwischen von der Reife des Design-Ökosystems abhängt, und IBMs Nanostack-Arbeit schärft die Frage, was High-NA-EUV vor dem Produktionseinsatz beweisen muss.

Wichtige Erkenntnisse

- Diese Woche gab es keine neue offizielle ASML-Zahl zu EUV-Lieferungen und keinen neuen High-NA-Produktionsmeilenstein.

- Südkoreas Präsident drängte Behörden, Chip- und KI-Projekte zu beschleunigen, und nannte Genehmigungen, Grundstücke, Strom und Wasser als Kapazitätsengpässe.

- Reuters berichtete über erwartete Investitionen von jeweils rund 400 Billionen Won durch Samsung und SK hynix in südwestliche Chipstandorte sowie 81 Billionen Won für einen Packaging-Cluster in Chungcheong.

- Der Cheongju-Plan von SK hynix deutet auf Investitionen von 100 Billionen Won hin, darunter 80 Billionen Won für M17-NAND und 20 Billionen Won für P&T7, eine Anlage für Advanced Packaging und Test.

- Samsung bestätigte die Serienproduktion von SF1.4 für 2029 und SF1.4+ für 2030 und hob DTCO als wichtigen Beitrag zu den Verbesserungen von SF2 zu SF2P hervor.

- Die gemeldeten Sondierungsgespräche zwischen Anthropic und Samsung zu 2 nm und Advanced Packaging sind unbestätigt, zeigen aber, dass KI-Unternehmen Foundry-Optionen suchen.

- Socionext plant für September 2026 ein Tape-out eines Compute-Chiplets auf TSMC A14 und macht damit die Ökosystemreife von A14 konkreter.

- Nvidias Position im chinesischen KI-Chipmarkt gerät durch Huawei und lokale Anbieter unter Druck, während China weiterhin keinen Zugang zu ASML-EUV-Systemen hat.

- IBMs Nanostack-Ankündigung ist Forschung, keine Produktion, unterstreicht aber den Wert frühen High-NA-EUV-Lernens in Albany.

- Gemeldete TSMC-Preiserhöhungen, Apples Produktkostendruck und Broadcoms Apple-Vertrag zeigen, wie Knappheit in Preissetzungsmacht und langfristige Verträge umgesetzt wird.

Glossar

Extreme Ultraviolet (EUV) — 13,5-Nanometer-Lithografie für kritische Schichten in der führenden Halbleiterfertigung.

High Numerical Aperture (High-NA) EUV — ASMLs nächste EUV-Plattformgeneration mit höherer Auflösung und anspruchsvollerem Prozess-Ökosystem.

Low Numerical Aperture (Low-NA) EUV — Die aktuelle EUV-Hauptplattform in der Volumenfertigung.

Design Technology Co-Optimization (DTCO) — Gemeinsame Optimierung von Chip-Designregeln und Fertigungsprozessen zur Verbesserung von Leistung, Energieverbrauch, Fläche und Ausbeute.

High Bandwidth Memory (HBM) — Gestapelter DRAM neben KI-Beschleunigern für sehr hohe Speicherbandbreite.

Dynamic Random-Access Memory (DRAM) — Flüchtiger Speicher in Servern, PCs, Smartphones und HBM-Stacks.

NAND — Nichtflüchtiger Flash-Speicher für Geräte und Rechenzentren.

Tape-out — Zeitpunkt, an dem ein Chipdesign finalisiert und für Maskenerstellung und Fertigung übergeben wird.

Advanced Packaging — Integrationstechnologien, die Logik, Speicher und Chiplets zu Hochleistungssystemen verbinden.

Optionswert — Strategischer Wert frühen Lernens, damit Unternehmen vor festgelegten Produktionsentscheidungen zwischen Technologien wählen können.

Dieser Beitrag wurde mithilfe von KI erstellt. Bitte prüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Diese Folge betrachtet EUV nicht als isolierte Scanner-Geschichte, sondern als Teil eines breiteren Fertigungssystems. Südkoreas Cluster-Pläne, Microns Rekordquartal, die geplante US-Notierung von SK Hynix, der niederländische Widerstand gegen Exportkontrollen, ASMLs Photonik-Arbeit mit TNO und xLights Ambitionen bei Lichtquellen zeigen dieselbe Richtung: Künftige Lithografiekapazität wird wie strategische Infrastruktur finanziert und gesteuert.

Wichtige Erkenntnisse:

- Südkorea bereitet einen neuen Halbleiter-Hub im Südwesten vor; lokalen Berichten zufolge könnten die Investitionen über mehrere Jahre mehr als 1.000 Billionen Won erreichen.

- Das erwartete südkoreanische Unterstützungspaket ist stark infrastrukturorientiert: Strom, Wasser, Land, Ausbildung, Verkehr und Wohnraum sind für EUV-fähige Kapazität entscheidend.

- Micron meldete für das dritte Geschäftsquartal einen Rekordumsatz von 41,46 Milliarden US-Dollar und sagte, dass der Rechenzentrumsumsatz im Quartal über 25 Milliarden US-Dollar lag.

- Micron hat 16 strategische Kundenvereinbarungen unterzeichnet und erwartet, dass die Knappheit bei Speicher über das Kalenderjahr 2027 hinaus anhält.

- Micron erwartet für das Geschäftsjahr 2026 Investitionsausgaben von rund 27 Milliarden US-Dollar und im Geschäftsjahr 2027 höhere Quartalsinvestitionen, wobei Bauinvestitionen mehr als die Hälfte des Jahresanstiegs ausmachen sollen.

- SK Hynix plant, über eine US-Notierung von American Depositary Receipts bis zu 45,45 Billionen Won beziehungsweise etwa 29,4 Milliarden US-Dollar aufzunehmen.

- Niederländische Vertreter wehren sich gegen den MATCH Act, weil er Verbündete zu US-ähnlichen China-Exportkontrollen zwingen und DUV-Serviceleistungen beeinflussen könnte.

- ASML und TNO werden DUV- und I-Line-Lithografie in einer neuen Pilotlinie in Eindhoven für Indiumphosphid-Photonikchips auf Sechs-Zoll-Wafern einsetzen.

- Die xLight-Meldung über eine Finanzierungsrunde von 350 Millionen US-Dollar ist bislang berichtet, aber nicht offiziell angekündigt; der offizielle Anker ist die US-CHIPS-Act-Förderung vom 2. Juni.

- Der Fokus dieser Woche liegt auf einer Mischflotten-Sicht der Lithografie: EUV trägt die dichtesten Schichten, aber DUV trägt weiterhin einen großen Teil von Skalierung, Ausbeute, Zuverlässigkeit und Kosten.

Glossar:

Extreme Ultraviolet (EUV) — Lithografie mit Licht von 13,5 Nanometern für die kritischsten Schichten in fortgeschrittener Logik und Speicherfertigung.

High Numerical Aperture (High-NA) — Nächste Generation der EUV-Optik mit höherem Auflösungspotenzial, aber höheren Kosten und größerer Integrationskomplexität.

Deep Ultraviolet (DUV) — Lithografie mit längeren Wellenlängen wie 193 Nanometern und 248 Nanometern, weiterhin essenziell für viele Schichten fortgeschrittener Knoten.

Dynamic Random-Access Memory (DRAM) — Flüchtiger Speicher für Server, PCs, Mobilgeräte und High-Bandwidth-Memory-Stacks.

High Bandwidth Memory (HBM) — Gestapelter DRAM, optimiert für sehr hohe Datenbandbreite nahe an KI-Beschleunigern und Grafikprozessoren.

American Depositary Receipt (ADR) — In den USA gehandeltes Zertifikat, das Aktien eines ausländischen Unternehmens repräsentiert.

Free-electron laser — Lichtquelle auf Basis beschleunigter Elektronen; xLight entwickelt diesen Ansatz als alternative EUV-Quelle.

Indium phosphide (InP) — Verbindungshalbleiter für aktive photonische Funktionen wie Laser und Modulatoren.

Strategic customer agreement — Längerfristige kommerzielle Vereinbarung zur Verbesserung von Versorgungssichtbarkeit, Preisbeständigkeit oder Kapazitätsbindung.

Dieser Beitrag wurde mit KI erstellt. Bitte überprüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Die Folge dieser Woche betrachtet EUV weniger als Scanner-Kapazitätsmeldung und stärker als Übersetzer zwischen Laborergebnis und Fertigung. Im Mittelpunkt stehen die neue 300-Millimeter-Arbeit zu 2D-Materialtransistoren von imec, ASML und TSMC, Intels 18A-P-Meilenstein in der Risikoproduktion, ASMLs Dementi zu EUV-Lieferungen nach China und der neue HBM4E-Sampling-Druck von SK hynix.

Wichtigste Erkenntnisse:

- imec, ASML und TSMC demonstrierten komplementäre 2D-Material-nFETs und -pFETs auf einem 300-Millimeter-Wafer mit 50 Nanometern contacted poly pitch.

- Das 2D-Materialergebnis nutzte EUV-Einfachbelichtung und meldete 94 Prozent funktionsfähige Transistoren, wodurch die Arbeit näher an fertigungsnahe Prozessuntersuchungen rückt.

- Intel 18A-P ging in die Risikoproduktion, mit Angaben von 9 Prozent höherer Leistung bei gleicher Leistungsaufnahme oder 18 Prozent geringerer Leistungsaufnahme bei gleicher Leistung gegenüber Intel 18A.

- Intels VLSI-Update hob außerdem Arbeiten zu Wärmeverhalten, Via-Widerstand, CFET, Galliumnitrid auf Silizium und Ruthenium-Interconnects als Teil eines längeren Skalierungsstapels hervor.

- ASML dementierte, jemals eine EUV-Maschine oder EUV-spezifische Komponenten oder Module nach China geliefert zu haben.

- SK hynix lieferte Muster von 12-lagigem HBM4E an große Kunden und nennt bis zu 16 Gigabit pro Sekunde pro Pin sowie mehr als 20 Prozent bessere Energieeffizienz.

- Intels Berufung von Seok-Hee Lee an die Spitze des Foundry-Packagings zeigt, dass Lithografie, Speicherintegration und Advanced Packaging inzwischen eng verbunden sind.

- Der EUVL and Source Workshop ordnete die längere Roadmap rund um High-NA, Hyper-NA, Quellen, Materialien, Metrologie, k1-Reduktion und Lithografie unterhalb von 13,5 Nanometern ein.

Glossar:

Extreme Ultraviolet (EUV) lithography — Lithografie mit 13,5-Nanometer-Licht zur Strukturierung fortgeschrittener Halbleiterschichten.

High Numerical Aperture (High-NA) EUV — ASMLs nächste EUV-Generation mit höherer optischer numerischer Apertur für feinere Strukturierung.

Contacted poly pitch (CPP) — Transistor-Skalierungsmetrik, die Gate- und Source/Drain-Kontaktdimensionen kombiniert.

Zweidimensionale Übergangsmetall-Dichalkogenide (2D TMDs) — Atomar dünne Kanalmaterialien wie MoS2, WS2 und WSe2.

nFET und pFET — Negative und positive Feldeffekttransistoren, die gemeinsam in CMOS-Logik verwendet werden.

Risikoproduktion — Frühe Fertigungsphase zur Validierung der Prozessreife vor dem vollständigen Hochlauf der Serienfertigung.

High Bandwidth Memory 4E (HBM4E) — Eine gestapelte DRAM-Technologie der nächsten Generation für Hochdurchsatz-KI-Systeme.

Complementary Field-Effect Transistor (CFET) — Vertikal gestapelte Transistorarchitektur, die Logikskalierung über Gate-all-around-Bauelemente hinaus verlängern könnte.

Dieser Beitrag wurde mit KI erstellt. Bitte prüfen Sie die Informationen, wenn Sie sie als Grundlage für Entscheidungen verwenden möchten.

Die Folge dieser Woche betrachtet EUV-Kapazität als Systemproblem und nicht nur als Frage der Scanner-Anzahl. Der rote Faden reicht von Rapidus-Finanzierung und TeraFab-Signalen bis zu ASMLs europapolitischer Position und neuer Forschung zur Quelleneffizienz.

Kernaussagen:

- Rapidus schloss eine zusätzliche staatlich unterstützte Finanzierungsrunde über 150 Milliarden Yen ab; damit stiegen gezeichnetes Kapital und gesetzliche Kapitalrücklage auf 424,95 Milliarden Yen.

- Rapidus unterzeichnete außerdem ein MoU mit dem United Kingdom Semiconductor Centre und setzt damit einen weiteren internationalen Kooperationsmarker für seine 2-Nanometer-Roadmap.

- Elon Musks TeraFab-Plan wurde im Zusammenhang mit ASMLs interner Technologiekonferenz diskutiert, aber Scanner-Anzahl, Node-Mix und Produktionszeitplan sind weiterhin nicht offengelegt.

- ASMLs Christophe Fouquet unterstützte eine nachfrageorientierte europäische Technologiepolitik, warnte aber vor zu starker Steuerung strategischer Projekte durch die Kommission.

- Cadence und Intel Foundry erweiterten ihre DTCO-Zusammenarbeit für Intel 14A; dies zeigt, dass High-NA-Reife von Design Enablement ebenso abhängt wie von Optik.

- TSMCs jüngste Aussagen unterstreichen, dass KI-getriebene Chipnachfrage nicht nur durch Capex, sondern auch durch Fachkräfte, Wasser, Infrastruktur und operative Reihenfolge begrenzt wird.

- Neue Arbeiten zur EUV-Quelleneffizienz verweisen auf 2-Mikrometer-Lasertreiber-Konzepte und Effizienzgewinne als möglichen künftigen Produktivitätshebel.

- ASMLs Botschaft zu KI-nativem Engineering verbindet Scannerproduktivität mit Software, Diagnostik, Defekterkennung und kürzerer Servicezeit.

Glossar:

Extreme Ultraviolet (EUV) — 13,5-Nanometer-Lithografie für kritische Ebenen in fortgeschrittener Logik und Speicherfertigung.

High Numerical Aperture (High-NA) — EUV-Optik der nächsten Generation mit höherer Auflösung, aber komplexeren Anforderungen an Kosten, Masken und Prozessintegration.

Design Technology Co-Optimization (DTCO) — Gemeinsame Optimierung von Prozesstechnologie und Chip-Designregeln zur Verbesserung von Herstellbarkeit und Leistung.

Process Design Kit (PDK) — Vom Foundry bereitgestellte Dateien, Modelle und Regeln, mit denen Designer Chips für einen bestimmten Prozess entwickeln.

Conversion efficiency — Anteil der Laserenergie, der in der Quelle in nutzbares EUV-Licht umgewandelt wird.

Laser-produced plasma — EUV-Quellenmethode, bei der Laserpulse auf Zinn treffen und Strahlung mit 13,5 Nanometern erzeugen.

TeraFab — Vorgeschlagenes großskaliges Halbleiterfertigungsprojekt im Zusammenhang mit SpaceX, Tesla und Intel-Diskussionen.

IIM — Rapidus’ Innovative Integration for Manufacturing-Standort in Chitose, Hokkaido.

Source power — Für die Waferbelichtung verfügbare EUV-Lichtleistung, ein wichtiger Faktor für Durchsatz und Dosis-Spielraum.

Dieser Beitrag wurde mit KI erstellt. Bitte prüfe die Informationen, wenn du sie als Grundlage für Entscheidungen verwenden möchtest.

Episoden-Teaser

Diese Episode entschlüsselt imecs neue Roadmap für Logik-Innovation und erklärt, warum zukünftiges Scaling nicht mehr nur aus kleineren Transistoren besteht. Wir gehen durch die realen physikalischen Kennzahlen hinter Node-Namen, den Übergang von FinFETs zu Nanosheets und CFETs, die Rolle von High-NA-EUV, Backside Power Delivery, CMOS 2.0 und aktiven Interposern. Der Fokus liegt auf den Engineering-Trade-offs, die diese Roadmap technisch plausibel, schwierig und wichtig machen.

Wichtige Erkenntnisse

- Node-Namen sind Roadmap-Bezeichnungen, keine wörtlichen Strukturgrößen.

- Echtes Scaling versteht man besser über Contacted Poly Pitch, Zellhöhe und Metal Pitch.

- Gate-all-around-Nanosheets verbessern die Kontrolle über den Kanal und geben Designern einen neuen Trade-off zwischen Treiberstrom und Fläche.

- Forksheets könnten die Nanosheet-Ära verlängern, während CFETs durch vertikales Transistor-Stacking eine höhere Logikdichte versprechen.

- High-NA-EUV verbessert die Abbildungsauflösung, erfordert aber ein neues Zusammenspiel aus Optik, Mechanik, Masken und Prozessen.

- Backside Power Delivery bekämpft Routing-Engpässe und Spannungsverluste, indem die Stromversorgung auf die Rückseite des Wafers verlagert wird.

- CMOS 2.0 macht Scaling zu einem dreidimensionalen Problem der Systempartitionierung.

- Aktive Interposer könnten Speicher, Photonik, Kapazitäten und Spannungsregelung näher an die Recheneinheiten bringen.

- Die künftige Logik-Roadmap hängt davon ab, Bauelemente, Lithografie, Interconnects, Stromversorgung, Packaging und Design-Tools gemeinsam zu optimieren.

Glossar

Contacted Poly Pitch: Eine physikalische Abstandskennzahl, die mit dem Abstand zwischen benachbarten Transistor-Gates in einer Standard-Logikzelle zusammenhängt.

Zellhöhe: Die vertikale Größe einer Standard-Logikzelle, häufig in Routing-Tracks ausgedrückt. Eine geringere Zellhöhe verbessert die Dichte, schränkt aber Verdrahtung und Stromversorgung ein.

Metal Pitch: Der Abstand von Mitte zu Mitte zwischen benachbarten Metall-Interconnect-Leitungen. Er beeinflusst Verdrahtungsdichte und Signallaufzeit stark.

FinFET: Ein finnenförmiger Feldeffekttransistor, bei dem das Gate mehrere Seiten eines erhabenen Siliziumkanals kontrolliert.

Gate-all-around-Transistor: Eine Transistorarchitektur, bei der das Gate den Kanal auf allen Seiten umschließt und dadurch die elektrostatische Kontrolle verbessert.

Nanosheet-Transistor: Ein Gate-all-around-Transistor mit gestapelten, horizontalen, blattförmigen Kanälen.

CFET: Complementary Field-Effect Transistor. Eine künftige Transistorarchitektur, die n-Typ- und p-Typ-Bauelemente vertikal stapelt, um die Standardzellenfläche zu verringern.

High-NA-EUV: Extreme-Ultraviolett-Lithografie mit hoher numerischer Apertur. Eine EUV-Plattform der nächsten Generation, die kleinere Strukturen mit höherer Auflösung drucken soll.

Backside Power Delivery: Eine Chiparchitektur, bei der die Stromversorgung über die Rückseite des Wafers statt durch den frontseitigen Signalverdrahtungsstapel geführt wird.

CMOS 2.0: Imecs Konzept, ein System-on-Chip in optimierte Funktionsebenen aufzuteilen, die durch dichte 3D-Interconnects verbunden werden.

Quellenliste

Always Be Curious, “Decoding imec's new industry roadmap for Logic innovation” — https://alwaysbecurious.substack.com/p/decoding-imecs-new-industry-roadmap