Rechnerorganisation, Vorlesung, WS16-17 episodes:

• December 23, 2016Rechnerorganisation, Vorlesung, WS 2016/17, 19.12.2016, 17

  17 |

  0:00:00 Starten

  0:00:09 Fortsetzung Kapitel 7

  0:00:53 Wiederholung: Organisationsprinzip des von Neumann Rechners

  0:01:13 Wiederholung: Allgemeine Struktur

  0:03:19 Wiederholung: 7.2 Klassifizierung von Halbleiterspeichern

  0:03:38 Wiederholung: Statische CMOS-Speicherzellen

  0:06:19 Wiederholung: Dynamische MOS-Speicherzellen

  0:13:26 Dynamische MOS-Speicherzellen

  0:26:14 7.3 Organisation von Speicherbausteinen

  0:30:38 Beispiel: Selektieren einer Speicherzelle aufgrund der gegebenen Speicheradresse

  0:32:08 7.4 Dynamische RAM-Bausteine

  0:35:30 Adressierung eines dynamischen RAM-Bausteins

  0:37:32 Auffrischen dynamischer RAMs

  0:40:04 Aufbau der Auffrischlogik

  0:40:49 DRAM Timing-Parameter

  0:42:53 7.5 Techniken zur Zugriffsbeschleunigung

  0:45:17 Fast Page Mode DRAM (FPM-DRAM)

  0:46:02 Timing-Diagramm eines FPM-DRAM

  0:47:12 FPM-DRAM

  0:49:53 EDO-RAM

  0:50:49 Timing-Diagramm eines EDO-DRAM

  0:53:58 Zusammenfassung: FPM, EDO

  0:54:27 SDRAM

  0:57:31 Timing-Diagramm eines SDRAM

  0:58:02 RDRAM / Concurrent - RDRAM / Direct RDRAM

  0:59:44 DDRAM

  1:01:44 DDR-SDRAM

  1:02:48 7.6 Organisation des Hauptspeichers

  1:04:24 7.6 Organisation des Arbeitsspeichers

  1:06:24 Speicher-Belegungsplan (memory map)

  1:07:59 Adressauswahl

  1:13:43 Modularer Speicheraufbau

  1:15:42 Typischer Aufbau einer Steckkarte

  1:16:15 Beispiel eines Speichermoduls

  1:17:57 Speichermodule-Typen

  ...more

  

  ---

• December 20, 2016Rechnerorganisation, Vorlesung, WS 2016/17, 14.12.2016, 16

  16 |

  0:00:00 Starten

  0:00:09 Kapitel 6 Pipeline-Verarbeitung

  0:00:44 6.5.5 Steuerflusskonflikte

  0:01:11 Steuerflusskonflikte durch Verzweigung

  0:06:15 Branch Target Buffer (BTB)

  0:10:24 Indirekte Sprünge

  0:11:03 Rücksprünge

  0:11:21 Statische Sprungvorhersage

  0:14:52 Dynamische Sprungvorhersage: 1-Bit Prädikator

  0:19:56 Dynamische Sprungvorhersage: n-Bit Prädikator

  0:34:21 6.6 Beispiele für Pipelines

  0:35:42 Pentium 4 Prozessor Architektur

  0:37:18 Intel Pentium 4 (bis 2006)

  0:40:00 Intel 3rd Generation Core i

  0:41:18 Intel Atom

  0:42:27 Kapitel 7 Speicher

  0:42:59 Prozessor/Speicher Performance Unterschied

  0:45:12 Speicher

  0:47:48 Allgemeine Struktur

  0:54:14 7.1 Begriffe

  0:58:26 Zugriffszeit / Zykluszeit

  0:59:25 7.2 Klassifizierung von Halbleiterspeicher

  1:12:26 n-MOS-MOSFETs

  1:14:52 Transistor als Schalter

  1:16:06 Statische CMOS-Speicherzellen

  1:24:46 Dynamische MOS-Speicherzellen

  ...more

  

  ---

• December 20, 2016Rechnerorganisation, Vorlesung, WS 2016/17, 12.12.2016, 15

  15 |

  0:00:00 Starten

  0:00:48 Wiederholung: 6.4 DLX-Pipelinestufen

  0:03:17 Wiederholung: 6.5 Pipeline-Konflikte

  0:03:42 Wiederholung: Beispiel: Datenabhängigkeiten

  0:06:23 Wiederholung: 6.5.2 Datenkonflikte

  0:09:40 Wiederholung: Forwarding-Techniken

  0:16:47 Wiederholung: 6.5.3 Ressourcenkonflikte

  0:18:41 Wiederholung: 6.5.5 Steuerflusskonflikte

  0:23:10 Fortsetzung: Steuerflusskonflikte durch Verzweigung

  0:38:09 Statische Sprungvorhersage

  0:47:46 Branch Target Buffer (BTB)

  0:59:05 Indirekte Sprünge

  1:10:20 Rücksprünge

  1:13:56 Klassifizierung Sprungvorhersage Strategien

  1:21:41 Dynamische Sprungvorhersage: 1-Bit Prädikator

  ...more

  

  ---

• December 20, 2016Rechnerorganisation, Übung, WS 2016/17, 07.12.2016, 14

  14 |

  0:00:00 Starten

  0:00:09 Fortsetzung Übung 3

  0:00:25 Befehlssatz (1)

  0:03:01 Lade- und Speicherbefehle

  0:04:31 Beispiel

  0:06:22 Unterscheidung zwischen lb und lbu

  0:11:59 Laden von 32-Bit-Operanden

  0:15:30 Der globale Zeiger $gp

  0:17:57 Befehlssatz (2)

  0:21:42 Wichtige MIPS-Befehle

  0:22:20 Ersetzung von Pseudoinstruktionen

  0:23:51 Beginn Übung 4

  0:24:35 Programmtechniken

  0:33:05 Stackprogrammierung

  0:36:57 Unterprogrammaufrufe

  0:51:45 Stack-Rahmen (stack-frame)

  0:52:49 Beispiel für einen Unterprogrammaufruf

  0:57:42 Rekursive Unterprogrammaufrufe

  1:05:06 Ausnahme- und Unterbrechungsbehandlung

  1:10:08 Ausbau des MIPS-Prozessors

  1:10:56 Register des Coprozessors 0

  1:15:59 Ausnahmebehandlung

  1:23:32 .set und sbrk

  ...more

  

  ---

• December 13, 2016Rechnerorganisation, Vorlesung, WS 2016/17, 05.12.2016, 13

  13 |

  0:00:00 Starten

  0:00:09 Fortsetzung Kapitel 6 - Pipeline-Verarbeitung

  0:01:18 Wiederholung: 6.1 Pipeline-Verarbeitung

  0:03:44 Wiederholung: Definitionen

  0:05:46 Wiederholung: Leistungssteigerung durch Pipelining

  0:07:47 Wiederholung: Durchsatz

  0:09:40 Wiederholung: Datenpfad für die MIPS-Architektur

  0:11:24 Erinnerung: Pipeline-Stufen und Pipeline-Register

  0:12:27 6.4 DLX-Pipelinestufen

  0:21:09 Phasen der Befehlsausführung in der DLX-Pipeline

  0:23:36 Beispiel: load-word

  0:26:28 Beispiel: branch if equal zero

  0:29:48 Pipelining

  0:31:04 6.5 Pipeline-Konflikte

  0:33:30 Drei Arten von Pipeline-Konflikten (Datenkonflikte)

  0:35:18 6.5.1 Datenabhängigkeiten

  0:44:37 6.5.2 Datenkonflikte

  0:46:51 WAR und WAW

  0:48:12 Beispiel: RAW Konflikte

  0:50:25 Fehlzuweisung durch einen Datenkonflikt

  0:51:06 6.5.2 Lösungen für Datenkonflikte

  0:57:18 Hardware-Lösung durch Interlocking

  1:01:02 Forwarding-Techniken

  1:08:09 Vergleich: Interlocking vs. Forwarding

  1:08:46 Problem: Nicht alle Konflikte sind alleine durch Forwarding behebbar

  1:10:33 Lösung: Forwarding with interlocking

  1:12:20 Drei Arten von Pipeline-Konflikten (Struktur- oder Ressourcenkonflikte, Steuerflusskonflikte)

  1:13:02 6.5.3 Ressourcenkonflikte

  1:16:31 6.5.4 Lösungen von Ressourcenkonflikte

  1:19:08 6.5.5 Steuerflusskonflikte

  1:21:57 Steuerflusskonflikte durch Verzweigung

  ...more

  

  ---

• December 08, 2016Rechnerorganisation, Vorlesung, WS 2016/17, 28.11.2016, 11

  11 |

  0:00:00 Starten

  0:00:09 Fortsetzung Kapitel 5 - Ein grundlegendes Rechnermodell

  0:00:55 Wiederholung: 5.1 Organisationsprinzip des von Neumann Rechners

  0:01:41 Wiederholung: 5.2 Aufbau eines einfachen μP

  0:04:36 Wiederholung: Aufbau eines einfachen μP - Registersatz

  0:04:54 Wiederholung: Der (Laufzeit-)Stack ""Kellerspeicher""

  0:06:09 Wiederholung: Hardware-Unterstützung des Stacks

  0:06:42 Verwaltung des Stackregisters

  0:11:34 Aufbau eines einfachen μP - Adresssatz / Systembusschnittstelle / Interne Busse

  0:11:58 5.2.4 Adresswerk

  0:12:53 Aufbau eines einfachen Adresswerks

  0:15:33 Funktionsweise

  0:16:52 Das Adresswerk

  0:17:13 5.2.5 Systembus-Schnittstelle

  0:18:37 5.2.6 Interne Busse

  0:19:33 Weitere Funktionseinheiten

  0:19:58 Pentium 4 Prozessor-Architektur

  0:25:12 Kapitel 6 - Pipeline-Verarbeitung

  0:26:05 Serielle Befehlsabarbeitung

  0:27:22 6.1 Pipeline-Verarbeitung

  0:28:50 Pipelining ""Fließband-Bearbeitung""

  0:30:54 Wäsche-Pipelining

  0:33:12 Pipeline-Verarbeitung

  0:34:53 Einfache fünfstufige Befehlspipeline

  0:36:55 Definitionen

  0:38:15 6.2 Zerlegung in Pipeline-Stufen und Pipeline-Register

  0:40:55 Definitionen

  0:45:07 Leistungssteigerung durch Pipelining

  0:50:14 Durchsatz

  0:55:28 Befehlsabarbeitung und Datenpfade der MIPS-Befehle

  0:55:55 Befehlsformate

  0:56:22 6.3 Befehlsabarbeitung und Datenpfade der MIPS-Befehle

  0:57:14 6.3 Befehlsabarbeitung und Datenpfade

  1:02:06 6.3 Befehlsabarbeitung und Datenpfade - Lade- und Speicherbefehle (load and store)

  1:06:19 6.3 Befehlsabarbeitung und Datenpfade - Verzweigungsbefehle

  1:12:16 6.3 Befehlsabarbeitung und Datenpfade - Datenpfad für Lade-Speicherbefehle und Befehle vom R-Typ

  1:15:50 Datenpfad für die MIPS-Architektur (1)

  1:17:03 Erinnerung: MIPS-Befehlsformate

  1:17:38 Datenpfad für die MIPS-Architektur (2)

  1:24:02 Zustandsautomat

  1:25:21 Steuersignale für den Datenpfad

  1:26:15 6.4 Pipelining in MIPS-Architektur

  ...more

  

  ---

• December 08, 2016Rechnerorganisation, Übung, WS 2016/17, 30.11.2016, 12

  12 |

  0:00:00 Starten

  0:00:22 Assemblerprogrammierung mit dem MIPS-Simulator MARS

  0:02:14 Warum MIPS?

  0:05:10 Der MARS-Simulator

  0:05:50 Installation und Benutzung

  0:06:17 Aufbau des MIPS-Prozessors

  0:08:14 Koprozessoren

  0:08:20 Registersatz

  0:11:08 Speicheraufteilung

  0:13:19 Syntax der MIPS-Assemblersprache

  0:16:29 MIPS-Assemblerdirektiven

  0:22:42 Beispiel: MIPS-Assemblerdirektiven

  0:25:34 Systemaufrufe

  0:29:12 Beispiel

  0:34:22 Ausgabe einer Integerzahl mit LF

  0:35:25 Datenformate im MIPS-Prozessor

  0:36:34 Fließkommaformate

  0:37:02 Speichermodell

  0:41:43 Speichermodell ""Big Endian""

  0:44:06 Speichermodell ""Little Endian""

  0:45:26 Speichermodel

  0:46:57 Befehlsformate

  0:50:09 Adressierungsarten des MIPS-Prozessors

  0:53:45 Adressierungsarten in MIPS-Assembler

  0:55:09 Befehlssatz

  1:00:01 Beispiel: Additionsbefehle in MIPS

  1:01:44 Beispiel: Arithmetische Befehle

  1:04:10 Struktur eines MIPS-Programms

  1:08:21 Beispiel: Integer-Arithmetik

  1:17:50 Befehlssatz

  ...more

  

  ---

• December 01, 2016Rechnerorganisation, Vorlesung, WS 2016/17, 23.11.2016, 10

  10 |

  0:00:00 Starten

  0:00:25 4.3 Adressierungsarten

  0:01:22 4.4 RISC & CISC

  0:01:33 CISC vs. RISC

  0:07:36 Aufbau eines RISC-Prozessors

  0:17:50 RISC - Superskalar

  0:18:54 5 Ein grundlegendes Rechnermodell

  0:19:13 Grundlegende Rechenorganisation

  0:19:50 5.1 Organisationsprinzip des von Neumann Rechners

  0:22:15 Komponenten des von Neumann Rechners

  0:24:40 5.2 Aufbau eines einfachen up

  0:31:09 5.2.1 Steuerwerk

  0:32:36 Taktengenerator

  0:35:48 Mikroprogrammsteuerwerk

  0:45:32 Ein-/Ausgabesignal des Steuerwerks

  0:49:17 Das Steuerregister

  0:55:45 Steuerwerk: Fallstudie

  0:59:25 Steuerwerk: Zusammenfassung

  0:59:58 5.2.2 Rechenwerk

  1:01:55 Rechenwerksvarianten

  1:06:06 Aufbau des Rechenwerks

  1:06:45 Zeitverhalten des Rechenwerks

  1:12:55 Operation der ALU

  1:14:54 Statusregister

  1:18:57 Bedeutung der Statusflags

  1:19:43 5.2.3 Registersatz

  1:24:12 Daten- und Adressregister

  1:24:39 Spezialregister

  1:25:40 Funktion von Basis- und Indesxregister

  1:26:39 Der (Laufzeit-)Stack ""Kellerspeicher""

  1:27:02 Hardware-Unterstützung des Stacks

  1:27:11 Verwaltung des Stackregisters

  ...more

  

  ---

• December 01, 2016Rechnerorganisation, Vorlesung, WS 2016/17, 21.11.2016, 09

  09 |

  0:00:00 Starten

  0:00:55 Speicheradressierung (1)

  0:01:48 Speicheradressierung (2)

  0:02:23 Speicheradressierung (8)

  0:02:57 Speicheradressierung (9)

  0:05:05 4.2 Befehlssatz

  0:05:23 Befehlsformate des MIPS-Prozessors (1)

  0:08:23 4.3 Adressierungsarten

  0:13:26 4.3.1 Register-Adressierung

  0:15:22 Implizite Adressierung

  0:18:01 Flag-Adressierung

  0:20:24 Explizite Register-Adressierung

  0:22:07 4.3.2 Einstufung Speicher-Adressierung

  0:22:50 Unmittelbare Adressierung

  0:28:15 Direkte Adressierung

  0:29:36 Absolute Adressierung

  0:33:45 Seiten-Adressierung

  0:35:07 Register-indirekte Adressierung

  0:41:57 Indizierte Adressierung

  0:44:56 Speicher-relative Adressierung

  0:48:44 Register-realtive Adressierung

  0:50:32 Register-realtive Adressierung mit Index

  0:52:39 Befehlszähler-realtive Adressierung

  0:56:42 4.4 RISC & CISC

  0:57:16 Einleitung

  0:59:18 Einige technologische und ökonomische Probleme

  1:02:26 Beispiel: Programmiermodell Intel x86

  1:03:59 Befehlsaufbau der Intel x86 Prozessoren

  1:06:26 CISC & RISC

  1:07:43 Prinzip der Mikroprogrammierung

  1:10:56 Vor- und Nachteile

  ...more

  

  ---

• November 22, 2016Rechnerorganisation, Übung, WS 2016/17, 16.11.2016, 08

  08 |

  0:00:00 Starten

  0:00:11 Übung 2: Mikroprogrammierung | MIMA-Architektur | Einführung in die Assembler-Programmierung

  0:00:59 Organisationsprinzip des von Neumann Rechners

  0:01:51 Zentraleinheit

  0:02:20 Zentraleinheit: Leitwerk

  0:02:54 Zentraleinheit: Rechenwerk

  0:03:33 Hauptspeicher

  0:04:30 Verbindungsstruktur (BUS)

  0:05:18 Ein-/Ausgabesystem (Peripheriegeräte)

  0:05:44 Komponenten eines von-Neumann Rechners

  0:06:49 Aufbau eines einfachen Mikroprozessors

  0:08:42 Mikroprogrammierung

  0:11:20 Mikroprogramm

  0:11:45 Hierarchie

  0:13:49 MIMA-Architektur: Mikroprogrammierte Minimalmaschine

  0:14:23 MIMA-Architektur

  0:21:55 Befehlsformate, ALU-Operationen,...

  0:27:49 Mima-Architektur

  0:42:09 Beispiel

  0:53:52 Aufgabe

  0:55:15 Tri-State-Treiber

  1:00:50 Aufgabe

  1:02:56 Lösung

  1:09:22 Assembler Programmierung

  1:09:39 Begriffe

  1:10:55 Assembler-Programmierung

  1:11:54 Definitionen

  1:13:30 Programmieraufgabe

  1:14:49 Programmablauf in Form eines Flussdiagramms

  1:17:23 Notwendige Befehle zur Lösung

  1:20:21 Programm in symbolischer Darstellung

  1:22:52 Berechnung von ZEITK

  ...more

  

  ---